Digitale Elektronica en Processoren

Fout bij het aanmaken van de miniatuurafbeelding: Bestand is zoek

Dit is een verplicht vak uit de technische minor, gedoceerd door Luc Van Eycken.

Cursusinfo

De cursus van dit vak bestaat uit 7 hoofdstukken.

1. Inleiding
2. De basis van digitaal ontwerp
3. Technologische randvoorwaren
4. Combinatorische schakelingen
5. Sequentiële schakelingen
6. Niet-programmeerbare processoren
7. Programmeerbare processoren

Enkel de slides die getoond worden in de les gelden als cursus en je kan deze kopen bij de cursusdienst van VTK en ze verschijnen ook onder vele vormen op toledo. Het wordt aangeraden van ook het boek "Fundamentals of Digital Logic with VHDL Design" aan te schaffen, al was die aankoop in mijn geval totaal nutteloos. Als je regelmatig naar de les gaat is het ook goed te doen zonder, al maak je dat best voor jezelf uit. Het staat wel mooi in de collectie...

Oefenzittingen

Zeker de schriftelijke oefenzittingen zijn de moeite om naartoe te gaan, omdat de technieken die je hier aanleert letterlijk terugkomen op het examen. De labo's hebben zeker ook hun nut, alleen ligt de nadruk hier meer op het gebruik van Xilinx. En bovendien zijn de cool!

Exameninfo

Het examen heeft altijd dezelfde structuur.

1. 1 à 2 theorievraagjes, die erg detaillistisch kunnen zijn. Zorg dus dat je de cursus voor de blok al eens gesnapt hebt en alles min of meer weet staan.
2. Een Finite State Machine with Datapad (FSMD voor de vrienden) ontwerpen adhv gegeven VHDL-code. Hierbij moet je een ASM-schema, een datapad op RTL-niveau en controller in FSM-vorm geven. Vaak dien je ook het kritische pad aan te duiden.
3. Een toestandtabel omzetten in hardware adhv een gegeven soort flipflop en met nog enkele specificaties.

Examens

maandag 23 juni 2008

1. Bespreek alle soorten programmeerbare logica en geef aan waarvoor ze gebruikt worden.
2. Wat is microprogramma-controle? Geef een blokdiagram van zo'n controller.
3. FSMD die een stuk moeilijker was dan in de oefenzittingen gedaan. Zorg dat je goed VHDL snapt zodat je makkelijk een onderscheid kan maken van wat in je ASM-schema moet en wat puur combinatorisch is.
4. FSM die je eerst moest minimaliseren en dan moest implementeren met T-flip-flops en NAND-poorten met 2 ingangen.

Oudere examens

2007

1. Media:Dep_examen_08_06_07.pdf
2. Media:Dep_examen_18_06_2007.jpg
3. Media:Dep_examen_22_06_07.pdf
4. Media:Dep_examen_27_06_2007.jpg

2006

1. Media:Dep_examen_05_09_06.pdf
2. Media:Dep examen 08 09 2006.jpg
3. Media:Dep_examen_09_06_06.pdf
4. Media:Dep_examen_19_06_06.pdf

2004

1. Media:Dep_examen_21_01_04.pdf

2003

1. Media:Dep_examen_22_01_03.pdf

Nog wat oefenmateriaal

1. Media:DEP_examenvragen.txt